物理层器件PHY(Physical Layer Interface Devices)是将各网元贯串到物理介质上的关节部件。厚爱完成互连参考模子(OSI)第1层中的功能皇冠卫厨官方，即为链路层实体之间进行bit传输提供物理贯串所需的机械、电气、光电调度和规程妙技。其功能包括成立、贯注和破除物理电路，已毕物理层比特bit流的透明传输等。时时物理层的功能均被集成在一个芯片之中，本文主要先容了物理层的主邀功能和主要接口以及以太网PHY芯片是奈何已毕这些功能的。
最新菠菜网正规平台1、物理层(PHY)的结构
为了更好的进展以太网物理层PHY芯片的主邀功能，咱们最初先容一下物理层的结构。物理层是OSI的第一层，它诚然处于最底层，却是统统这个词通达系统的基础。物理层为开发之间的数据通讯提供传输媒体及互连开发，为数据传输提供可靠的环境。其功能：透明的传送比特流；
如图1所示，物理层包括四个功能层和两个层接口，四个功能层为：物理编码子层、物理介质贯串子层、物理介质关系子层和自动协商子层；两个层接口为物理介质无关层接口（MII）和物理介质关系层接口（MDI），在MII的表层是逻辑数据链路层（DLL），而MDI的基层则径直与传输介质不绝，以太网物理层PHY芯片已毕的功能等于上头所提到的四层和两个接口的功能。
图片
图1 物理层结构
2、以太网PHY芯片主邀功能
以太网中PHY芯片的种类无边，芯片撑抓的物理层设施圭臬亦然多各样种，数据单板上使用PHY芯片是BROADCOM公司的BCM5248和MARVELL公司的88E1111，BCM5248撑抓的10Base-T、100Base-TX和100Base-FX设施圭臬，88E1111撑抓10Base-T、100Base-TX和1000Base-T设施圭臬。
图片
这里主要先容了常用的10Base-T、100Base-TX和100Base-FX圭臬下PHY芯片主要完成的功能，如图2所示。在10Base-T的圭臬下，发送数据的历程为由MAC层的数据最初经过Manchester编码，然后经过串并调度，调度后的串行码流经过NRZ编码，临了经过DAC调度后送到5类双绞线上去进行传输，接受数据历程相悖。
（1）在100Base-TX的圭臬下，发送数据的历程为由MAC层的数据最初经过4B/5B编码，然后经过串并调度，调度后的串行码流经过NRZI编码，NRZI编码后的数据还需要经过扰码和MLT-3编码，临了经过DAC调度后送到5类双绞线大略更高的电缆上去进行传输，接受数据历程相悖。
（2）在10Base-T的圭臬，发送数据的历程为由MAC层的数据最初经过串并调度，调度后的串行码流经过NRZ编码，再经过Manchester编码，临了经过DAC调度后送到5类双绞线上去进行传输，接受数据历程相悖。
（3）在100Base-FX的圭臬下，发送数据的历程为由MAC层的数据最初经过4B/5B编码，然后经过串并调度，调度后的串行码流经过NRZI编码，径直送到光纤上进行传输，接受数据历程相悖。底下将预防文书各个子层和接口的功能。
图片
图2 在10Base-T/100Base-TX/100Base-FX圭臬下PHY芯片主要完成的功能
3、物理介质无关层接口(MII)
MII知足ISO/IEC8802-3和IEEE802.3圭臬的条目，撑抓以太网数据传输速度为10Mbit/s、100Mbit/s、1000Mbit/s或10Gbit/s。MII接口主要由与链路层之间的端口（MAC-PHY）和与站处理实体（STA: Station Management Entity）之间的端口（STA-PHY）两部分构成。
3.1 MAC-PHY端口
这是MAC与PHY器件之间的接口，包括同步收发接口和介质情景适度接口。在介质情景适度接口中有载波读出信号（CRS: Carrier Sense Signal）和碰撞检测信号（COL: Collision Detection Signal）等。
3.2 STA-PHY端口
STA-PHY行为MII接口的一部分，用于在STA和PHY器件之间交换关系适度、情景和树立方面的信息。为此，ISO/IEC、IEEE设施了这个双线串行处理接口的关系左券及处理信息帧的结构和处理寄存器的圭臬。
(1) 处理寄存器
按圭臬，处理寄存器集（Management Register set）包括强制性“基本适度”寄存器（Mandatory “Basic Control” Registers）、情景寄存器（Status Registers）和专用扩张寄存器ICS（Specific Extended Registers）几部分。
(2) 处理信号帧结构
处理接口是一个双向串行接口，用于交换PHY与STA之间的树立、适度和情景数据，期骗界说的寄存器集来已毕PHY和STA的数据交换。STA不错启动统统的处理功能。ISO/IEC、IEEE对串行处理数据流界说了关系处理帧结构和左券。
3.3 常用PHY芯片的MII接口
常用PHY芯片的物理介质无关层接口包括：
（1）媒质无关接口(MII: Medium Independent Interface)
（2）简化媒质无关接口(RMII: Reduced Media Independent Interface)
（3）串行媒质无关接口(SMII: Serial Media Independent Interface)
（4）源同步串行媒质无关接口(SS-SMII: Source Synchronous-Serial Media Independent Interface)
皇冠客服飞机：@seo3687
（5）千兆媒质无关接口(GMII: Gigabit Media Independent Interface)
（6）简化千兆媒质无关接口(RGMII: Reduced Gigabit Media Independent Interface)
（7）串行千兆媒质无关接口(SGMII: Serial Gigabit Media Independent Interface)。
具体每种接口的信号界说和数据发送时序在此就未几讲，本体责任历程中碰到某种接口查阅关系文档即可。接口预防贵寓可参见本公众号上一篇著作《以太网接口硬件常识》。
4、物理编码子层(PCS)
物理编码子层PCS有两个对外接口，一是与MII的接口，二是与物理介质贯串子层(PMA: Physical Medium Attachment Sublayer)的接口。PCS子层罢职ISO/IEC8802.3和IEEE802.3圭臬，物理编码子层的主邀功能包括对信号的编码译码、收发处理、处理和适度等。这里可用100Base-TX速度来猜想PCS子层要完成的功能。
图片
4.1 PCS在100Mbit/s与10Mbit/s 下的责任模式
一般称10Base-T为以太网，100Base-TX为快速以太网，两者信号的速度，推论的左券以及经受的传输介质均有所不同。PCS子层关于100Base-TX信号进行4B/5B编译码、扰码（Scrambled）和MLT-3编码，将信号交换为62.5MHz的三元数据，然后通过进击变压器送入5类双绞线电缆大略比5类双绞线电缆更好地电缆澄莹中传输。关于10Base-T信号则需进行曼切斯特（Manchester）编译码和关系的处理。对100Base-TX信号和10Base-T信号处理的功能比拟如表1所示。
表1 100Base-TX和10Base-T信号处理功能的比拟
信号
称号
速度
左券
传输介质
信号主要处理历程
10Base-T
以太网信号
10
IEEE 802.3
3类UTP、STP
Manchester编码
欧美的优质资产向来是中国热钱的最爱。那这两年为啥不买了呢？
100Base-TX
快速以太网信号
62.5
IEEE 802.3u
皇冠仪表盘
5类UTP、STP
4B/5B->扰码->MLT-3
4.2 PCS发送子层
这里猜想10Mbit/s和100Mbit/s两种情况。PCS发送子层的功能是编码、碰撞检测与并/串变换等。
4.2.1 100Mbit/s PCS发送子层
PCS发送10Base-TX的数据需要进行4B/5B编码，即是将4bit数据构成的奈培（nib）变换成由5bit数据构成的码字。4B/5B编码的指标等于将数据包的肇端符、帧结束、空载与适度功能等记号齐编成码组进行传输。将4B码的nib映射入5B码字的历程是按IEEE 802.3圭臬设施进行的。
每个MAC/Repeater帧的前16nib(16×4=64bit)默示帧前序（Frame Preamble）。PCS将前二个奈培用数据流肇端标帜符/J/K/代替，并在帧结束时加入数据流结束标帜符/T/R/，用于默示包的结束(ESD: End-of-Stream Delimiter)。4B/5B编码器相同在包之间填充拆开空信号（Idle Period）。用拆开空（Idle）记号已毕数据流的连气儿性。表2即是4B/5B编码表，编码后的记号送入后头的扰码器。
表2 4B/5B编码表
图片
PCS发送的子层4B/5B编码，有32种5bit的编码组合，其中16种5bit组合用于默示原16捉nib(4bit)的组合；另16种5bit组合，IEEE圭臬界说了6种用于适度使用的组合，还有10种以为犯警的组合。IEEE界说的6种适度码组是：
（1）/H/默示一个发送毛病；
（2）/I/默示一个IDLE空载；
（3）两个码组默示数据流肇端记号符（SSD）；
（4）/J/和/K/；
（5）两个码组默示数据流结束标帜符（ESD）；
（6） /T/和/R/；
澳门新葡3522网站怎么进4.2.2 10Mbit/s的PCS发送子层
按ISO/IEC、IEEE圭臬的条目，10Mbit/s的PCS发送子层经受Manchester编码，即期骗数据与时钟相“异或”，使数据每bit的前一半CLK取数据的补码，后一半CLK取数据的原码，从而保证跃变沿老是发生在每bit的中央处。Manchester编码器在数据包结束后加入一个肇端空脉冲（SOI: Start of Idle Pulse）。在编码历程中包与包之间的拆开则不进行编码，由链路脉冲填充。Manchester编码历程的时刻关系如图3所示。
图片
图3 Manchester编码历程的时刻关系图
从MAC/Repeater接口来的4bit的nib流或串行bit流，期骗Manchester编码进行编码。编码的逻辑是：
（1）二进制NRZ数据“1”
当码元（bit）周期前半周期时取负值；
当码元（bit）周期后半周期时取碰巧。
（2）二进制NRZ数据“0”
当码元（bit）周期前半周期时取碰巧；
当码元（bit）周期后半周期时取负值。
使用Manchester编码的优点，一是每个bit周期可有一编码时钟；二是不必研讨数据自己是“0”还是“1”，加多了数据的跃变沿。但它的弱点是编码后的数据率加多了一倍。
PCS子层还可完成碰撞检测，即在数据传输和摄取同期发生时，需按圭臬设施和凭据责任模式进行处理。在半双工责任模式下，发生碰撞时产生检测信号（COL: Collision Detection Signal），而在全双工责任模式下，不产生COL。
图片
4.3 PCS摄取子层
4.3.1 PCS摄取子层的功能
PCS摄取子层主要完成以下功能：
（1）串/并变换；
（2）载波检测；
（3）4B/5B或Manchester译码；
（4）码构成帧。
即PCS摄取子层情景机连气儿摄取从PMA来的数据，将其由串行变换为并行，以及成帧和译码，之后送到MAC/Repeater接口。摄取情景机则在摄取和数据情景判断之间进行调度并连气儿这个历程，直到发生下述情况之一时为止：
（1）数据流结束标帜符（ESD，即/T/R/记号）；
（2）有毛病发生；
（3）过早结束（空号）。
依据ESD，摄取情景机复返到Idle情景时，ESD并莫得被送入MAC/Repeater接口，因此检测出的毛病将迫使摄取情景机宣告摄取错，并恭候后头记号。若摄取情景机检出“过早结束信号(Premature end)”，相同也要宣告摄取错，而复返Idle情景。
4.3.2 100Mbit/s的PCS摄取子层4B/5B译码
由于从双绞线对输入的数据在发端进行了4B/5B编码，因此在摄取端必须期骗4B/5B译码器进行译码，行将5B码组映射成4B码。4B/5B译码器的输入来自解扰器(Descrambler)。按表3所示，将5bit码组变换为4bit的nib。4B/5B译码器应最初将SSD帧符（/J/K/记号）破除并用两个4B数据“5”nb(/5/记号)来代替，对ESD帧符（/T/R/记号）也需要被破除并用两个4B数据“0”nib（/I/记号）代替。
表3 4B/5B记号译码表
图片
4.3.3 10Mbit/s PCS摄取子层Manchester译码
Manchester译码器将从双绞线对摄取到的Manchester编码信号变换为原NRZ信号，并将空载启动脉冲(SOI: Start of Idle)破除。在发送端，NRZ数据被Manchester编码，即数据和时钟相异或。在摄取端，数据再次和时钟相异或，就不错回报出原始数据。图4、图5即为ML2653型10Base-T物理接口芯片发收Manchester信号编译码的定时图。
图片
图4 发送系统定时图
图片
图5 摄取系统定时图
PCS子层提供CRS载波检测信号（Carrier Sense Signal）和碰撞检出信号（Collision Detection Signal），用这两个适度信号已毕对MII接口的适度与处理。
5、物理介质贯串子层(PMA)
PMA与PCS及PMD子层不绝，因此必须有两个接口：一个是到上边PCS子层的接口，另一个是到下边PMD子层的接口。PMA子层主邀功能是：
(1) 链路监测(Link Monitoring)；
(2) 载波检测(Carrier Detecting)；
(3) NRZI编/译码(NRZI En-coding/Decoding)；
(4) 发送时钟合成(Transmit Clock Synthesis)；
(5) 摄取时钟回报(Receive Clock Recovery)；
5.1 PMA发送子层
PMA发送子层(PMA Transmit Sublayer)从PCS子层摄取串行比特流而且将其变换为NRZI形态(10Mbit/s毋庸)，然后将其送入物理介质关系子层(PMD)。
PMA使用数字锁相环(PLL)合成本领，从时钟圭臬接口得到需要发送的时钟脉冲，并凭据圭臬时钟接口的安排，得到不同的发送时钟值。
在PMA发送子层需进行NRZI（Non Return to Zero Inverter）编码，这是一种两电平的单极性（O和V）编码。用两电平之间的跃变默示数据“1”，无跃变默示“0”。在这里NRZI编码为将数据变换成MLT-3编码作了准备。具体实举例图6所示。
图片
图6 NRZI和MLT-3编码波形实例
澳门博彩官网app下载5.2 PMA摄取子层
PMA摄取子层主要完成底下两个功能：
(1) NRZI译码(NRZI Decoding/10Mbit/s毋庸): 行将从PMD子层摄取的串行bit流进行NRZI译码，并将其变换成单极性的二进进PCS子层。
(2)摄取时钟回报(Receive Clock Recovery): 即摄取时钟回报是由PLL完成的，此PLL锁定于从PMD子层摄取条串行数据流上。PLL自动同步于串行数据流并从中索取时钟，临了将回报时钟和NRZI译码后的数据流送到PCS子层。
当PMA摄取子层莫得检出任何摄取信号时，PMA期骗发送时钟行为PLL的参考圭臬时钟。在100Base-TX信号情况下，回报出25MHz的时钟。而在10Base-T信号不时钟信号则是2.5MHz。
PMA摄取子层的链路监视功能(Link Monitoring Function)不错来监视摄取时钟PLL。若摄取时钟PLL莫得拿获锁定的串行数据流，则产生一个毛病信号。在一般情况下，PMA链路监视功能块是连气儿统计与其贯串的链路情景。若莫得检出摄取信号大略PLL误帧，则宣告摄取通说念毛病。
皇冠博彩世界杯6、物理介质关系子层(PMD)
这里主要先容100Base-TX速度下的双绞线对物理介质关系天的子层(TP-PMD：Twisted-Pair Physical Media Dependent)。按照ISO/IEC IEEE的圭臬，100Base-TX TP-PMD具有对数据流扰码、解忧码、三电平、多跃变沿MLT-3编译码功能及对摄取信号进行直流回报和自血压计匀衡。
6.1 数据流的扰码器/解扰器
在时时情况下，数字传输系统的鲁棒性(Robustness)依赖于数字信号源的统计特质。举例，摄取时钟是从摄取数据索得总结的，长串“0”和“1”可能引起同步的丢失。为了使定时回报电路处于同步情景，数据信号必须包含饱和的跃变沿。
IEEE 802.3u左券允许出现一些重叠的数据图形，这些重叠的数据图形在澄莹信号的功率频谱密度分散中出现能量峰值，其不连气儿的频谱重量是无益的，必须将其遏抑掉。期骗扰码(Scrambling)本领扩张这些图形从而遏抑掉这些不连气儿峰值重量达20dB~25dB。这是因为在一定周期时刻内信号数据的立时性使得数据信号有均匀功率输出。这么，峰值能量被排除，从而改善了发送性能。
在发端TP-PMD子层对4B/5B编码信号进行扰码。扰码器(Scrambler)将平时的NRZ bit流期骗键控、模2加的技艺产生一个被扰码的数据流。其责任历程是：一个11bit的线性响应移位寄存器(LFSR: Linear Feedback Shift Register)的输入是第11bit和第9bit的模2加(Exclusive-OR)，移位寄存器中至少包含有一个非零bit，其产生的伪立时序列不错与需要扰码的信号相加，临了得到已扰码的信号（10Mbit/s毋庸扰码）。
解扰器(Descrambler)的作用是将被扰码的数据进行解扰，回报成原NRZI数据信号。在数据解扰前，应最初已毕解扰器同步，一朝成立了解扰器同步，在给定的时期内，只有检出饱和扰码空载图形“1”的个数，即在1ms时刻内至少应检出25个连气儿解扰空信号“1”，就能保抓同步情景。若在1ms时刻内莫得检出25个连气儿解扰空信号“1”，则解扰将失步，而需要重新成立同步历程。
6.2 100Base-TX MLT-3编码器/译码器
MLT-3澄莹编码(MLT-3 Line Code)用于使用电缆介质的快速以太网。MLT-3是一种三电平双极性编码(+V、0和-V)，用两电平之间的跃变沿来默示“1”，而无跃变沿默示“0”。这里，MLT-3的最高基频是NRZI的一半。使用MLT-3编码可使高频频谱能量移向低于30MHz的旯旮区。与NRZI比拟，MLT-3编码90%以上的频谱能量在40MHz以下，而NRZI则在70MHz以下。这么，在沟通数据率下，不条目有更高带宽的传输介质。
MLT-3编码器将从扰码器来的NRZI扰码信号(NRZ)变换为三电平MLT-3编码信号；MLT-3译码器则作反变换恢规复NRZI扰码信号。在这里从中索取了时钟，并期骗此时钟进行译码。
6.3 直流回报(DC Restoration)
在100Base-TX数据流的扰码和MLT-3的编码中，可能存在一定长度的连“1”或连“0”序列，使得数据流中产生直流重量，变压器的隔直也会引起信号“基线”的漂移，即“基线”信号从其正常额定直流值转移或漂移，而不利于摄取机关于噪声的遏抑特质，因此需要回报信号原直流重量。
6.4 自安妥平衡器(Adaptive Equalizer)
当数据在电缆中传输时，由于色散特质，将会导致信号失真和码间烦闷(ISI: Inter Symbol Interference)，因此在摄取机中必需选用措施将进来的失真和码间烦闷信号回报成原信号。失真实产生依赖于信号的频谱和介质环路的长度。由于在多半情况下，双绞线对(TP)端口的特质是未知的，而且每个端口条目平衡的特质也不沟通，因此，在TP-PMD圭臬中，提议了使用自安妥平衡器恢规复信号的条目，以保证对摄取信号进行安妥的赔偿。自动平衡的技艺之一是监视摄取信号的能量，用以详情传输介质的长度，并据此休养平衡器的性能。因为，摄取信号的幅度与传输的缆长是成正比的，是以若信号电平镌汰，则会加多平衡的总量，而便于赔偿信号在澄莹中的蚀本。
6.5 双绞线对放射机
一般的双绞线对放射机(Twittered-Pair Transmitter)编码器、波形发生器以及传输介质澄莹驱动器所构成。波形发生器接受MLT-3编码波形，并使用一个电流源交换阵列来适度输出信号飞腾/下跌沿的时刻和信号的幅度电平。为了平滑此电流型信号输出和裁撤高频重量，需通过一个低通滤波器，使发送的输出波形知足关系脉冲样板的圭臬。电流驱动型差动驱动器将平滑后安妥条目的波形变换为不错驱动10m、100欧姆的5类非屏蔽双绞线电缆或100m、150欧姆屏蔽双绞线电缆的电流输出。临了与传输介质的接口是一个进击变压器。
皇冠，您随时进行提现，快速、便捷、安全。6.6 双绞线对接射机
一般双绞线对摄取机被制作成通用模块，通过一个进击变压器与传输介质贯串。从双绞线对(TP)输入的信号最初投入自安妥平衡器，在这里关于缆的低通特质进行赔偿，接着投入“基线漂移纠正电路”回报由变压器隔去的波形直流重量。比拟器将平衡后的信号变换回原数字电平供“镇噪电路(Squelch Circuit)”使用。MLT-3译码器摄取从比拟器来的三电平MLT-3信号而且将其变换为旧例数字数据，用来回报时钟和数据。其全历程如图7 所示。
6.7 自动极性纠正与进击变压器
一般的100Base-TX莫得极性问题，可是自动协商(FLP)关于极性是比拟智慧的。自动极性纠正(Auto Polarity Correction)功能主如若应用于10Base-T责任方式，时时期骗设施链路脉冲(NLP: Normal Link Pulses)熟识信号极性，从而纠正反向的信号极性。
ISO/IEC8802-3、IEEE802.3圭臬条目要通过进击变压器(Isolation Transformer)与电缆传输介质贯串。而典型的磁性器件模块包含两个进击变压器，一个用于双绞线对放射机，另一个用于摄取机。通过这两个进击变压器与传输介质物理进击和交流耦合。
图片
7 自动协商子层(AUTONEG)
7.1 自动协商子层功能
自动协商子层(AN: Auto-Negotiation Sublayer)时时有以下功能：
（1）详情在链路段介质或电缆贯串的另一端开发所具有的材干；
（2）晓示远端链路开发中上述材干；
（3）与链路远端开发交换互相表征本领材干的数据参数，而且与远端链路开发成立左券，自动采纳共有的最高性能责任模式。包括责任速度(10/100/1000Mbit/s)、传输介质和半/全双工模式。
自动协商功能是在成立链路两头开发中采纳共有的最高性能责任的模式，其算法和链路完竣性算法的区别在于：圭臬链路完竣性算法仅用于成立战争远端开发的行为链路，而自动协商算律例是在采纳两头共有的最高性能后，还要成立战争远端开发的激活链路。
www.crownbets888.com7.2 自动协商子层的启动
在以下事件之一发生时，需启动自动协商功能算法：
（1）开发选通自动协商功能；
（2）开发投入链路故障(Fail)情景；
（3）自动协商复位。
在ISO/IEC 8802-3圭臬的附录28B中，列出了各样本领的优先权规则，如下所示：
（1）100Base-TX全双工（最高优先权）；
（2）100Base-T4；
欧博棋牌ag官方（3）100Base-TX半双工；
（4）10Baed-T全双工；
（5）10Base-T半双工（最低优先权）。
一般地说，自动协商推论的历程要小于500ms，这与对端完成自动协商链路的材干无关。自动协商历程的监视器不错监视自动协商历程和链路是否成立。
总结
PHY物理层器件应知足CSMA/CD以太网ISO/IEC 8802-3的圭臬条目。前边分手预防描绘了MII接口、物理编码子层(PCS)、物理介质贯串子层(PMA)、物理介质关系子层(PMD)以及自动协商(Auto-Negotiation)功能和旨趣。现将各部分功能空洞于表4之中，以进行比拟。
表4 以太网物理层PHY芯片功能表
MII
PCS
PMA
TP-PMD
AUTONEG
MDI
接MAC/PHY端口；接STA/PHY处理端口
4B/5B编译码
（100Mbit/s）;
碰撞检测；
串并调度；
Manchester编译码（10Mbit/s）;
MAC/Repeater接口适度
链路监测；
载波监测；
NRZI/NRZ编译码（100Mbit/s）;
时钟合成/回报
扰码/解扰（100Mbit/s）;
NRZI/MLT-3编译码（100Mbit/s）;
直流回报；
自动极性纠正；
发送/摄取变压器进击
NLP链路完竣性（主要用于10Mbit/s）;
皇冠hg86a
FLP自动协商
与传输介质不绝
源流：硬件电子工程师
温馨教唆：皇冠卫厨官方
本站仅提供存储奇迹，统统内容均由用户发布，如发现存害或侵权内容，请点击举报。